2/3nm节点临近，芯片测试日趋复杂

人工智能、智能手机和高性能计算等应用不断普及，使得芯片设计日趋复杂。而芯片设计复杂程度的提高也意味着芯片测试变得更加复杂。在芯片交付前必须经过全面测试，这对测试设备又提出了更大挑战。近日，泰瑞达公司举办媒体会全面介绍了其面向先进复杂半导体芯片开发的UltraFLEXplus测试设备。泰瑞达中国区销售副总经理黄飞鸿先生表示，UltraFLEXplus突破了以往板卡通道密度和功率的限制，有着更高的并行测试能力，可以显著降低测试成本，同时减少所需投资购买的测试机的数量，可以满足当今最复杂芯片的所有关键测试指标和量产需求。

芯片测试的挑战

在人工智能、5G智能手机以及高性能计算的推动下，芯片工艺正向着2/3nm节点发展，芯片设计的复杂程度不断提高。这使测试特性分析需求增加，逐渐对当前测试设备提出了挑战，导致芯片制造企业开发周期的延长以及量产测试时间的增加。

黄飞鸿表示，芯片测试的挑战主要来自以下几个方面：首先，随着芯片工艺尺寸越来越小，芯片上集成的功能越来越多，测试设备复杂度也在水涨船高。其次，对芯片进行校准、修复和测试所需的步骤不断增加。第三，随着晶体管数量的增加，满足最低质量标准所需的故障覆盖率也成为一个巨大的挑战。而且，所有这些测试都必须控制在一个合理的量产成本之内。

黄飞鸿特别指出，目前测试环节已经成为芯片生产中的一个重要环节，芯片测试已经不仅是发现哪些是好的，哪些是不好的芯片，而是要对它们进行trim(微调)，然后再重新测试，这样可以大大提高良率。以射频(RF)和电源管理类模拟芯片为例，微调频率、电压、电流及修复等工作达到整个测试时间的40%。随着芯片的工艺尺寸变得越来越小，trim和repair也变得越来越重要和普遍。

另外，现在的用户对良率的追求不断增长。以消费电子、智能手机和汽车电子三者为例，以往汽车电子对于良率的要求是最高的。但是目前这三者的用户对于良率的要求都在持续提升当中。消费电子、手机的要求逐渐接近以往汽车电子的水平。汽车电子现求的要求变得更加严苛。

这些都对芯片测试设备提出更大的挑战。

UltraFLEXplus提高系统产能

泰瑞达致力于提供满足新兴测试需求的解决方案。根据黄飞鸿的介绍，一方面，泰瑞达采用可扩展的测试架构，提高测试的灵活性，同时提供多样化的测试设备，包括J750、Eagle Test System 以及UltraFLEX和UltraFLEXplus，用户可以根据需求选择不同的测试系统。此外，泰瑞达还推进并行测试，同时测试多个芯片，以降低每个芯片的测试时间和成本。

本次发布的UltraFLEXplus，泰瑞达开发了PACE多控制器架构。每块测试板卡都配有独立的微处理器，用以存储和处理不同工位之间测试需求，配合SYNC-LINK能够保持板卡高效、协调工作，从而提高系统产能。

UltraFLEXplus创新设计的“Broadside”应用接口简化了DIB 设计，并改善工位间结果的一致性。 与传统的 ATE 相比，Broadside DIB 结构，将板卡较原先结构旋转了90 度，因此板卡的资源，能够向芯片区域并行传送。这意味着每个工位，都能够获得更好地信号完整性设计，多工位之间也更易进行SiteCopy设计。

UltraFLEXplus 还与UltraFLEX 系统兼容，使用相同的 IG-XL测试程序开发平台。这样大量受过IG-XL培训的测试工程师均能够快速开发测试程序，极大扩展了UltraFLEXplus的可操作性。

IG-XL 软件、PACE架构和Broadside DIB接口相互配合，UltraFLEXplus将有利于用户提高工作效率，将新产品更快地推向市场。